多核处理器为移动视频系统网关提供解决方案

　　3G网络与服务不断发展，终于使移动视频成为现实。不仅如此，移动运营商还预计视频电话服务将成为杀手应用，使新型3G服务有别于现有的2G和2.5G服务。为了满足市场对于这些高级服务日益增长的需求，需要不断地发展网络基础设施。但是，话音服务只需要相对少量的处理能力，而视频应用所需的处理能力则要高出一个数量级。

　　

　　令事情更加难办的是散热、功耗以及电路板外形尺寸等因素，也使基础设施系统受到限制。为了提供更多的处理能力，处理器必须变得更加强大，同时又不能牺牲其它方面的性能。

　　

　　使用多核处理器是满足这些要求的一种方法。多核处理器是在一个单一封装中组合了两个或多个独立处理器内核的处理器，通常在同一个硅片之上。与此相反，过去的思路是不断提高单核处理器的核心频率，但似乎不是长久之计。由于多核处理器具有诸多优点，已成为嵌入及台式处理器市场的最新潮流。

　　

　　本文讨论了多核处理器相对于传统单核处理器的优点。

　　

　　3G-324M与H.323

　　

　　虽然人们设想3G应该完全基于IP，但实际上，今天的移动IP网络能力存在严重局限，不能很好地支持视频会议(VTC)等对延迟非常敏感的应用。因此，需要在电路交换网络上提供这些服务，这种网络在3G-324M标准覆盖范围之内，具有固定延迟，而且不会因IP头部而产生开销。

　　

　　3GPP标准组织在两个技术规格方面定义了3G-324M标准：TS 26.111和TS 26.112。实际上，它是国际电信联盟(ITU)H.324标准的衍生物，后者是一个伞状标准，采用了一些子协议，如H.245呼叫控制信道、H.223多工/解多工和用于社频解码的H.263/4。

　　

　　另一方面，网络会议系统(NetMeeting)等基于IP的VTC应用，采用了ITU的H.323。H.323也是一个使用子协议的伞状标准。但基于IP的VTC应用不像H.223那样，在同样的逻辑通道上多路传输视频与音频，而是采用单独的RTP流。另外，电路交换与IP网络具有不同的特点与局限，导致其所传输的媒体具有不同的特征，可能在系统中不相兼容。

　　

　　为了保证H.323客户端与3G-324M客户端之间的互操作性，一些厂商为移动可视电话和IP电话会议推出了网关。这些网关通过在两种协议之间进行转换，以及把视频和音频转换成与每种网络及客户端都兼容的格式，允许视频3G手机进行基于IP的视频会议。

　　

　　那么，问题在哪呢？

　　

　　简单而言，视频处理比话音需要更强的处理能力。这意味着每个DSP能够处理的视频通道要少于它所能处理的话音通道，因此需要更多的DSP。由于一个承载卡只能支持数量有限的器件，所以增加DSP意味着系统需要更多的承载卡和更大的机箱。因此，即使只支持H.263和MPEG4的基本型3G-324M网关，也会更加复杂、成本和功耗更高。另外，高性能应用也会对功耗和平台的散热架构造成负担。

　　

　　多核对单核

　　

　　人们对于多核处理器的典型看法，就是把几个处理器捆绑在一个单一的封装之中。尽管直观来看这似乎是很好的定义，但设计与采用多核处理器的意义可能并不都是如此明显。

　　

　　根据一种假想的器件("CoolDSP")，我们可以考虑处理能力大致相同的两种简单配置。第一种配置包含四个单核器件，第二种包含一个单一的四核器件。为了简洁起见，未列出全部项目。

　　

　　我们可以通过这个简单的例子看出，典型的多核处理器不仅能提供更多的单位成本处理能力，而且采用多核处理器的系统所需的组件数量较少，从而可以进一步降低总体成本。另外还可以明显看出，每个处理单元的功率也大幅降低了。

　　

　　通过把更多的能力整合在一个单一封装之中，以及减少外部组件的数量，多核器件降低了成本，同时也降低了每个CPU所需要的电路板空间。实际上，从单核转变到多核，全部参数都有所改善，如每瓦处理能力提高、单位成本的处理能力提高、单位面积的频率更高。

　　

　　由于多核器件中的内核共享同一个内存子系统，它们还可以共享内存中的内容。因此，如果各内核运行同一个应用，那么共享同样的编码库和ROM表就很有意义。这帮助缩减了所需的内存数量，并进一步降低了成本。

　　

　　多核器件的另一个好处是，各内核之间可以轻松高效地进行通讯。内核之间通讯的最基本方式是利用共享内存。由于在多核器件中内存子系统通常由各内核共享，因此很容易利用它来实现内核之间的通讯。这种通讯通常因RTOS而变得更加容易，而且对于用户相当透明。另一方面，单核器件必须通过本地总线或以太网等外部接口进行通讯，因此非常笨重，而且速度慢得多。

　　

　　并且，多核的设计并不复杂。在多数情况下，在采用多核器件时，几乎无需特殊的设计考虑。这可能令人感到奇怪，也可能已在人们的意料之中。不管器件中有多少个内核，一些共同的考虑还是一样的，如电路板布局、外部接口、外部组件、功率要求等等。

其实，最突出的考虑实际上是选择正确的器件，它应该能够满足应用的要求。容易估计内核的数目是否能为目标应用提供足够的基本频率，记住，频率并不是一切。

　　考虑一个执行视频编码的单核CoolDSP。CoolDSP是一个现代DSP内核，因此把D1视频编码成MPEG4SP流只需要大约350MHz。通过一个PCI总线从主处理器接收未经压缩的视频。这个进程所产生的内存流量数量约为500Mbps，约占100MHz 32bit SDRAM接口所能提供的理论带宽的15.6%。这对于此类应用似乎非常合理。但是，现在考虑芯片厂商决定生产基于同样SoC架构的四核器件。显然，频率为400MHz的四个内核能够对四个D1流进行编码，但现在内存流量几乎占到了理论带宽的65%。除非该芯片厂商也改善内存接口，否则该器件很可能不能胜任其工作。

　　

　　为什么65%成了问题？因为目前还没有能够提供相当于理论带宽的内存子系统，可以达到的实际带宽取决于许多因素。例如，DRAM执行周期的刷新，如果某次内存访问恰巧赶上这样的刷新，就会发生问题。在页式存储器接口中，如果某次内存访问要求打开一个页面，将引起问题。

 

　　65%可能成为问题的另一个原因是，所需的带宽只是根据每个内核的平均带宽计算出来的，如果对于内存的访问是随时间均匀分布的，这是有效的，但内存访问永远不会是均匀的。典型的内存访问模式显示，内存访问是突发式的，这意味着带宽需求是非常大的变数。如果瞬时的带宽需求超过了内存子系统的能力，内核就会停滞。在多核器件中，由于不同内核的内存访问可能冲突，更可能发生上述问题，此时只有一个内核释放总线，另一个内核才能摆脱停滞状态。

　　

　　多核的应用形式

　　

　　多数DSP的应用主要在那些需要并行处理许多独立任务的场合。例如，VoIP网关同时运行数百个话音通道。这些类型的应用非常适合多核器件，因为可能简单地在各个内核之间平均分配这些通道。在这种情况下，这些内核可以被看作拆开的独立器件。

　　

　　由于多核器件通常采用共享内存子系统，经常可以非常简单地在各个内核之间转移任务。这允许系统在所有内核之间平衡处理任务，并降低实时任务错过处理窗口的可能性。

　　

　　如果一项任务需要大量的处理资源，也可能把它分配给几个内核。这可以通过多种方式实现，最简单的方式是把任务分解成连续的子任务，并在各内核之间进行调度。例如，一个代码转换应用程序可以在一个内核上解码所有流入的视频流，同时在另一个内核上对流出的视频流进行编码。

　　

　　飞思卡尔四核DSP——MSC8144

　　

　　飞思卡尔半导体在2006年5月推出了基于StarCore SC3400 DSP Core的四核DSP——MSC8144。MSC8144内核的最高速度可达1GHz，相当于1个4GHz单核DSP。在这样的性能水平上，该SoC必须向内存提供可观的带宽。

 

　　MSC8144 SoC通过利用一个无阻塞交换结构把不同的主机与高带宽内存及外设连接起来，以提供高机器平衡。该结构实际上是一种复杂的总线仲裁程序，允许器件中的总线master在不互相阻塞的情况下同时访问内存和外设。

　　

　　MSC8144还包含一个性能非常高的内存子系统，该子系统包括一个512Kb 2级内存、10Mbyte 3级内存和一个DDR I/II接口。2级内存具有4个端口，因此它可以并行服务于四个访问。可以通过一个128-bit总线以400MHz的速度访问3级内存，提供的带宽高达6.4Gbyte/s。

　　

　　MSC8144上面的外设调整后，可以支持多核环境。DMA支持16个通道，这些通道可以任意地分配给不同的内核。所有这些外设也是总线上的masters并拥有自己的内部DMA，因此程序员可以使用全部系统DMA。MSC8144还包含QUICCEngine，可以卸载DSP内核上的通讯处理负荷。QUICCEngine(r)能够为每个物理连接分配几个IP地址，并根据IP地址向不同的内核发送数据包。

　　

　　MSC8144包含几种用于内核之间通讯的机制。内存系统是共享的，因此内核能够在彼此之间传送信息。通过在目标内核上产生一个中断，内核就能彼此通报事件。另外，该SoC还在硬件中包含信号机，允许几个内核安全共享资源。

　　

　　总之，利用多核器件来设计系统，与利用单核器件设计系统没有什么不同。主要的问题是，在选择器件时不仅要考虑原始的频率性能，而且要考虑功率、内存和外设支持以适合系统，从而选择正确的器件。

　　

　　由于多核器件可以视为多个器件被纳入一个封装之中，因此软件开发也不是更困难。可以开发代码，独立地在每个内核上运行，各内核之间不发生关系。