理解时钟方案有助于对高速总线进行排错

        逻辑分析仪是用于调试同步系统的最有效工具之一，当被正确安装好之后，逻辑分析仪可直接捕获高速同步数据。高速同步数据采集的最大挑战是需要定时和触发具有极高的灵活性，了解双倍采样、双倍采样和源同步器件的工作原理，可让你在正确的时间里捕获正确的数据。

        高速数字总线一直在持续发展。它们不仅更快，更重要的是它们正在改变系统对数据进行定时的方式。业界对更高数据吞吐量的追求从未停止，以主时钟的上升沿定时所有数据的时代已成为过去，新兴的同步数字总线通过一组不同的定时机制可在每个周期内多次发送数据。在新兴的计算、网络和通信体系架构领域，高速同步数据传输已日益得到普及。实际上，起源于高端计算设备的同步定时模式现已应用在中间市场的产品中。如今，设计者们比任何时候都需要省时省力的数字排错解决方案。

        逻辑分析仪是用于调试同步系统的最有效工具之一，当被正确安装好之后，逻辑分析仪可直接捕获高速同步数据。高速同步数据采集的最大挑战是需要定时和触发具有极高的灵活性。

        新的定时方案DDR串行传输

        数字系统设计工程师在PC、服务器和通信领域追求日益增大的数据吞吐量，他们已经了解到，在传统的并行总线体系架构中，时钟速率的急剧增加会导致产品收益递减。吸取这个教训之后，数字设计工程师开发出多种创新的定时方法，包括“双倍采样”、“四倍采样”和“源同步”。

        也许这些方法中最具创新性的就是源同步定时体系架构。在通常的源同步事务处理中，传输器件会在每个周期中发送一个选通信号和多个数据位。接收器件使用这个选通信号来锁存该数据，然后再使其与主控时钟或公共时钟重新同步。某些双倍数据速率(DDR)内存总线、前端总线以及AGPnX图形卡使用的都是这个技术。DDR内存的等效数据时钟频率高达800MHz，前端总线的等效数据时钟频率则高达533MHz。

        本表总结了目前普遍使用的同步类型。请注意，某些体系架构的实现可能不止一个。例如，一个DDR器件可能使用双倍采样技术，而另一个DDR器件可能使用源同步方法。

        增加数据带宽的另一个方法是减少数据通道数、多路复用数据并且充分提高同步时钟频率。为获得这些更高的时钟频率，数据将以差分形式发送，并采用更低的信号幅值。

        面对所有的这些进步，一些工程师发现其逻辑分析仪可采集同步串行数据，但使用这些数据却不是很方便。大多数逻辑分析仪需要一个位于前端的外部预处理器来对数据进行预处理，这样分析仪就可以解释较新的数据协议。由于这个仪器缺乏复杂的定时功能来解释当今数字总线普遍流行的高速同步2X、4X和源同步数据协议，所以这种预处理器是必需的。

        不幸的是，预处理过程还将锁存数据，这样就不可能看到信号的原始时序，使时序问题的定位变得更复杂。另外设计者还需要以下其他重要功能：处理当今数字信号系统中稳步增加的时钟频率和数据传输速率的能力；不会影响信号的探测总线的方法；专用器件支持日益增加的采用同步技术的处理器和总线；单比特采样的高分辨率时间戳记。此外，支持与模拟采集工具(通常为示波器)互连的特性非常重要，这是因为数字问题通常源于模拟信号。

        当同步和串行总线体系架构一直在持续向前发展时，逻辑分析仪功能并未停步不前。构建在灵活、模块化平台上的逻辑分析仪，结合了新的高速时钟模式和其他数据采集功能，已经可以适应各种新要求。这些要求包括可选的时钟(采样)频率、解复用、总线宽度和内存深度，当然还包括定时模式。在定时方面，逻辑分析仪对信号的采集一般为以下两种类别中的一类：

        内部定时：这个仪器本身提供自己所需的时钟，采用传统采样技术捕获数据，以产生数字数据的时序显示。这种采集是异步方式的。内部时钟以设定的频率运行，该频率独立于测试系统(SUT)。

        异步采集对于直通总线体系架构上的排错和功能验证非常有用。在某些采样模式中，高性能逻辑分析仪能够以高达8 GHz的等效内部时钟频率进行异步采样。

        外部定时：逻辑分析仪依赖于来自SUT的定时信号，直到它收到这种信号之后才会采集数据。外部(同步)定时是最有效地采集数据的关键。每一次采样都相当于总线上的一个特定的时钟事件，并且得到的数据可以进行分解从而生成总线活动的详细清单以及时序图。只有有效事件才被记录下来，有效事件之间发生的事情则不会被记录。

        一些新式的逻辑分析仪提供能够以高达1.25Gbps的速率采集数据的同步定时模式。这对新兴的串行通信总线来说是最基本的。

        特殊的采集模式

        最新逻辑分析仪可在全部存储深度下提供高达2GHz的异步采样速率。但是这个数字并不能说明所有问题。与原始速度同样重要的，是仪器处理多个边沿和数据组合的方式，这在表中已进行总结。

 

        其中一个已经得到证实的方法，是将高采样速率与多路复用技术配合起来使用。这里，两个或多个采集通道将其资源汇集在一起，从而有效地使仪器通常的数据速率增加到两倍，甚至是四倍。

        这种双倍称为2X定时，它允许捕获具有极窄边沿间隔的信号(某些情况下边沿间隔小于1.25ns)。在这种模式下，用户可以选择多达四种不同时钟源。例如，使用2X定时模式，用户能够在两个不同时间以两倍速率进行采样，此时同步时钟高达800 MHz，DDR的数据传输速度高达800 Mbps。

        图1显示了2X定时相对于基本同步(1X)定时的优势。对800MHz时钟源使用1X定时模式，则会丢失正好一半的数据，这是因为采样的时间间隔为2.5 ns，而不是1.25ns。当使用2X定时时，两组时钟同时工作，采样速率是通常情况下的两倍。组D3中的数据毫无意义，但是组A3包括感兴趣时间段内的所有数据。在这个示例中，D3的数据没有用。

        采样率可达400MHz">逻辑分析仪是用于调试同步系统的最有效工具之一，当被正确安装好之后，逻辑分析仪可直接捕获高速同步数据。高速同步数据采集的最大挑战是需要定时和触发具有极高的灵活性，了解双倍采样、双倍采样和源同步器件的工作原理，可让你在正确的时间里捕获正确的数据。

        图2给出了采用2X外部采集模式所得到的清单和波形图。在波形图中，标题为“LA1: Mag_Sample”的线条显示了一系列刻度，每个刻度表示125 ps的时间。这是逻辑分析仪的定时采样周期。2X定时模式能够对数据进行同步采样，如LA1: Mag_Data所示，时钟速率为800MHz，得到的采样数据显示为“LA1: Data”的波形。

        四倍采样数据是技术的又一次提升。为采集四倍采样数据，一些逻辑分析仪整合了1X定时、双路解复用和双边沿捕获技术。另外，一些逻辑分析仪提供了专用的4X定时模式。在这两种情况下，逻辑分析仪都可以在每个时钟周期内采样四次。

        4X方法与上述的双倍采样示例非常相似。同时在前端边沿和未尾边沿对两组信号进行采样?D?D每个周期总共四个采样。两组信号的建立/保持时间设置确定了逻辑分析仪对与每个时钟边沿相关联的数据进行采样的时间。

        使用4X模式捕获四倍采样数据可以使逻辑分析仪产生最高的数据速率。为达到这个速度，4X定时模式提供四个组进行数据采样。在这四个组中，解复用目标组收集有效数据，另外来自三个解复用源组的数据则被丢弃。

 

        源同步采集

        从源同步总线捕获数据需要特殊的源同步采集模式。在此之前讨论的所有模式都依靠传统的时钟信号将数据定时到逻辑分析仪中。源同步定时使用专用的选通信号，而不是常规的时钟脉冲，有时也会两者都使用。采集本身就比其他同步模式更复杂。大多数逻辑分析仪需要外部接口对源同步采集进行预处理。

        但是，某些逻辑分析仪具有执行强制性的源同步采集的内置功能。例如，TLA700系列的TLA7Axx逻辑分析仪模块的核心是“Clock Group Complete”功能，它可以锁存并保持一系列已完成的事件，当最终的启用事件发生时，则显示所有已采集的数据。请注意，这个过程与典型的源同步操作描述非常相似。

        图3是一个源同步数据传输的简化时序图。在该图中，传输器件在每个周期内多次分别地发送数据(通过DATA [15:0]和DATA [31:16]组同步)以及与每个数据组相关联的选通信号(选通0和选通1)。接收器件使用选通来锁存数据，然后再使数据与主控时钟重新同步。

 

        源同步金字塔

        尽管除了前面讨论的模式之外还有几个步骤，但是专用的源同步模式可以使建立过程更简单。这些步骤可以看作建立“金字塔”的过程，包括多个连续层的配置选择(图4)。这些步骤已经按其通常的执行顺序进行编号。我们不妨“自下向上”研究一下这个过程。

 
 

       1．指定边沿检测器：每个同步数字系统都需要一个时钟。源同步系统也使用一个或多个选通信号。逻辑分析仪执行边沿检测器以标注这类事件的经过。四个边沿检测器对于每个模块都可用，上升沿和下降沿单独进行逐个地指定。将选通信号连接至检测器为逻辑分析仪完成周期中的数据何时有效的定义。

       2．将边沿检测器绑定至时钟组：时钟组由一个或多个上一步骤定义的边沿检测器组成。时钟组依次确切定义需要哪些边沿完成一个事件。

       3．定义采样时钟：SUT操作(如读或写)的有效性是由包含数个信号的布尔条件确定的。建立采样时钟为逻辑分析仪作好根据这些布尔等式进行采样的准备。就像时钟组由边沿检测器组成一样，采样时钟则由与使用限定符信号的各种布尔OR和AND调用相关的时钟组构成。

       4．设置组定时：组定时设置步骤是在所有上述定义?D?D边沿检测器、时钟组和采样时钟都到位时进行的。组定时菜单还可以将所有逻辑条件上的定时参数编入程序。

       5．定义探测解复用：探测解复用指示逻辑分析仪哪些组要进行解复用，以便这些组与源同步采集一致。逻辑分析仪具有各种级别的解复用的缺省映射，这些映射满足源同步采集的要求。因此，本设置步骤仅指定缺省映射。图5显示了源同步采集的结果。在该图中，选通锁存其上升沿上的数据，然后该数据与主控时钟重新同步。

        为提高数字系统中的数据吞吐量，创新的数据传输技术正在日益流行。这些技术包括提高基本时钟和数据速度、以差分形式发送数据、减小信号幅值、在一个时钟周期内多次传输数据以及以源同步格式发送数据。

        当从实现这些传输属性的总线捕获数字数据时，必须使用先进的逻辑分析仪工具，这种工具可以捕获这些类型的总线而无需前端“预处理器”进行处理，并且可能使数据失真。

        满足此要求的新一代逻辑分析仪模块已经出现。这些工具可以处理高速同步时钟并且捕获多路复用的总线数据和源同步数据传输。

 

本文来源：与非网    作者：James M. Fenton

隐藏原文↑